Skills
Tech Stack
C++
90%
Verilog
89%
Assembly
65%
HTML / CSS / JS
60%
Portfolio
Featured Projects
AEGIS-V
TRNG 기반의 AES-256 실시간 버스/메모리 암호화 모듈을 탑재하여, 데이터 유출 및 사이드 채널 공격을 방어하는 보안 특화 RISC-V 프로세서
Verilog
FPGA
Kssembly
AEGIS-V 코어의 TRNG 및 AES-256 하드웨어를 직접 제어하기 위한 전용 저전력 어셈블리 프로그래밍
Assembly
AEGIS-V System Logic Visualizer
하드웨어 파이프라인의 실시간 연산 데이터 및 엔트로피 상태를 시각화하는 모니터링 툴
HTML/CSS
JS